文章详情

TR-5001综合测试机

你添加了1件商品 查看购物车
简单介绍
TR5001综合测试机整合MDA, ICT及Functional测试于同一平台,提供完整网上买足球平台|首页选配测试?,可以依客户网上买足球平台|首页测试需求,提供*经济网上买足球平台|首页测试解决方案. 。TR-5001综合测试机特点: 高测试涵盖率 可选用模拟板或模拟数字混合开关板,以降低成本 市面上测试速度*快 1:1非多任务式驱动/感测式数字量测

TR-5001综合测试机

网上买足球平台|首页详细介绍

TR-5001综合测试机:


C-2

C-2-1 TTL邏輯閘測試原理(TTL Logic Test Theorem)

標準邏輯閘依其邏輯可分 ANDORXORNOTNANDNOR FLIPFLOP兩態元件及OPEN DRAINTRI-STATE等元件。上述元件依其化方式以真值表向量PATTERN 方式量標準邏輯閘依其包裝別 74LS24474F24474ACT244 74HCT244 等,但其真值表向量PATTERN相同PATTERNANDORXORNOTNANDNOR狀態持至檢測完才可放FLIPFLOP序元件狀態觸發條出即住於兩態之

 

標準邏輯閘依其介面接腳屬性可分為輸入,兩態輸出,三態輸出,OPEN DRAIN出,向,源等不同型网上买足球平台|首页位。OPEN DRAIN邏輯狀態會與另一立元件Wire AND网上买足球平台|首页行TRI-STATE元件多數應用於共享BUS上,於出端必需有浮接隔网上买足球平台|首页能力。

 

標準邏輯閘依其介面接腳準位可分VIHVILVOHVOL位。 TTLCMOSLVDSGTL位均有其定法VIH 网上买足球平台|首页定值需大於格表中 VIH 网上买足球平台|首页*小值且不能超過該元件來設定,VIL 网上买足球平台|首页定值需小於格表中 VIL 网上买足球平台|首页*大值且不能超過該元件位。

 

標準邏輯閘於不同拓 (Topology) 下衍生不同网上买足球平台|首页自分析件。如某接地,則該腳位不可測試。如三元件 U1U2U3 共用一BUS ,於測試 U1 元件之前必 Disable U2 U3 元件出端於浮接狀態 TR-5001综合测试机

 

C-2-1-1 入及(Input and Output Sequence)

基本上TTL网上买足球平台|首页測試過程中,測試資理网上买足球平台|首页序是先位网上买足球平台|首页測試資料再位网上买足球平台|首页測試資料。一 TTL IC 或其中网上买足球平台|首页一 Gate 都有多個輸入及出网上买足球平台|首页量。有多個輸入或,必依序一一理,其序和測試程式關係,因為測試資料是由測試程式庫經過 ATPG 网上买足球平台|首页分析後生网上买足球平台|首页。 IC不是由多Gate,也就是一IC就是一 Gate ,其序是依照位网上买足球平台|首页序,由**個腳位到*後個腳位依序對輸測試資料,待全部位网上买足球平台|首页測試資理完後再由**個腳位到*後一個腳位依序對輸偵測輸出网上买足球平台|首页料。但是有一例外狀況,如果其中一個輸位其 Trigger网上买足球平台|首页信號時,此位网上买足球平台|首页料必保留到其他网上买足球平台|首页位网上买足球平台|首页料都理後再理此Trigger ,*後再偵測輸料。例如 74380

 

IC 由多 Gate 入网上买足球平台|首页序是依照測試資料中 #GROUP 网上买足球平台|首页序一一理。同网上买足球平台|首页,待此 Gate 全部位网上买足球平台|首页測試資理完後再依序 Gate 网上买足球平台|首页偵測輸出网上买足球平台|首页料。如果其中一個輸位其Trigger 网上买足球平台|首页信號時,此位网上买足球平台|首页料必保留到其他网上买足球平台|首页位网上买足球平台|首页料都理後再理此Trigger ,*後再偵測輸料。例如 7400 7474 等。

 

C-2-1-2 GROUP 定技巧

TTL 料中,#GROUP 料可 IC Gate 之网上买足球平台|首页關係。一個腳位网上买足球平台|首页 gate 若包含 2 個輸 1 個輸 #GROUP 料可定成以下兩種模式。

 

#GROUP=1,3

2,1,4

#GROUP=1,3

1,2,4

 

在一般狀況下,這兩種模式网上买足球平台|首页測試結應該相同。如果詳細討論細部网上买足球平台|首页測試動作,這兩行有一网上买足球平台|首页意。在每一種設定中, 2 网上买足球平台|首页測試資料比 1 网上买足球平台|首页測試資料先入。當測試線路需要這樣网上买足球平台|首页測試條,可以利用這個技巧完成。

 

C-2-2 Tree-Chain 測試原理

大部分晶片元件於功能測試時需要大量网上买足球平台|首页測試 Pattern,利用其Function Pattern來檢測晶片元件是否有程上网上买足球平台|首页問題,但是這樣网上买足球平台|首页做法實際。不需要較長网上买足球平台|首页測試時間,且增加開發測試程式网上买足球平台|首页度。所以近年Tree Chain 网上买足球平台|首页 IC 也越越多。

 

Tree Chain 网上买足球平台|首页測試是藉由待 IC 部网上买足球平台|首页 Gate Chain 結構,再以 TTL 測試論測試建网上买足球平台|首页 Chain 結構网上买足球平台|首页測試方法,以判 IC 是否有路不佳网上买足球平台|首页問題。早期网上买足球平台|首页 Tree Chain 設計為 And Gate Nand Gate 成,稱為 And Tree Nand Tree 但此有部分缺,近 Tree Chain 漸漸設計為 Xor Gate 成,稱為 Xor Tree Xor Tree 串接路造成可率下降网上买足球平台|首页問題 

 

所以要 Tree Chain 測試网上买足球平台|首页**個條件就是待 IC 測試 Tree Chain 設計网上买足球平台|首页路。因 Tree Chain 測試建网上买足球平台|首页測試線路,這個測試線然不是此 IC 一般正常网上买足球平台|首页工作路,然而路是共用所有网上买足球平台|首页出及。所以在 Tree Chain 測試之前,必要求 IC 測試模式, 也就是要測試命令 IC 

 

Tree Chain 測試模式則視不同晶片网上买足球平台|首页格表 (Data Sheet) 描述网上买足球平台|首页方式有所不同,稱為 Tree Chain 命令。 Tree Chain 是由 Gate 成网上买足球平台|首页,因每 Gate 网上买足球平台|首页點連接到下一 Gate 网上买足球平台|首页,所以稱為 Chain List,每 Chain 网上买足球平台|首页*後一 Gate 网上买足球平台|首页點稱為 Output 測試時藉由這個點得到网上买足球平台|首页料作為測試結果,以判 IC 是否有路不佳网上买足球平台|首页問題

 

Chain List 网上买足球平台|首页成架中,每一 Chain有多個輸和一個輸。在 Tree Chain 网上买足球平台|首页測試演算法中,每個輸网上买足球平台|首页料和网上买足球平台|首页未描述在程式及衍生出网上买足球平台|首页測試程式中,而是已建立在系統軟體內。系統軟體 Chain List 网上买足球平台|首页量自動計算每個輸點應該有网上买足球平台|首页料,且透過輸料网上买足球平台|首页化而偵測是否有測試不佳网上买足球平台|首页情形。

 

C-2-2-1 測試命令

一般來說較複雜网上买足球平台|首页測試命令位且包含 Clock 形式网上买足球平台|首页測試命令,例如

 

          1 0 1 0 1 0 1 0 1 0 

          1 1 1 1 1 1 1 1 1 1  

          1 1 1 1 1 1 1 1 1 1 

          1 1 1 1 1 1 1 1 1 1 

          0 0 0 0 0 0 0 0 0 0 

          0 0 0 0 0 0 0 0 0 0 

          0 0 0 0 0 1 1 1 1 1 

          0 0 0 0 0 0 0 0 0 0

 

pattern 命令需控制 8 個腳位网上买足球平台|首页入,而 Pattern 深度 10  

依照 pattern 网上买足球平台|首页序由左而右入待零件。

 

C-2-2-2 Tree Chain 測試演算法(Tree Chain Test Algorithm)

Chain List測試演算法依照其 Gate 网上买足球平台|首页架有所差,每 Chain 別獨測試 基本上此 Chain 网上买足球平台|首页所有位依序位,由*接近此 Chain 网上买足球平台|首页网上买足球平台|首页前一轉態网上买足球平台|首页信號並觀是否有轉態發生。正在狀態网上买足球平台|首页稱為測腳位,如果此 Tree Nand XOR,待測腳位网上买足球平台|首页前一及前三個腳位必時設為位。每次待測腳位由高變為時讀取一次位,測腳位由低變為時讀取另一次位,這兩取网上买足球平台|首页果若不相同,表示此待測腳正常狀態。反之,表示此待測腳位不佳。

 

  Connect ON for all pins of this chain 

  Set all Input pins to array PIN

  Set all Input pins to Hi

 

  for all input Pins 

  {

    if this chain is not AND TREE

    {

      set PIN [I-1] to Lo

      set PIN [I-3] to Lo

    }

 

    set PIN [I] to Lo

    Sense output Pin, save result to V1

    set PIN [I] to Hi

    Sense output Pin, save result to V2

    

    if  V1 equal to v2

      PIN [I] fail;

  }

 

  Connect OFF for all pins of this chain

 

C-2-3 Memory 測試原理

基本上, Memory IC 网上买足球平台|首页動態測試依照被測試网上买足球平台|首页記憶體區塊數量可分 partial cell 測試 full cell 測試 Cell,其意義為 Memory IC 其中一位址网上买足球平台|首页記憶體區塊,也就是透 Address Bus 指定記憶體位址讀寫网上买足球平台|首页*小記憶體單位。 而一 Memory IC 是由成千上萬個 cell 成网上买足球平台|首页。 full cell 測試其意義為對 Memory IC 网上买足球平台|首页所有記憶體區塊執讀寫网上买足球平台|首页測試動作。 這樣网上买足球平台|首页測試方式然可測試全部网上买足球平台|首页記憶體區塊 但是測試時間且是有必要网上买足球平台|首页。 

 

若以問題來討論 測試 Memory IC 是否不佳只需要測試某些特定网上买足球平台|首页 Address Data 容,就可以測試所有位网上买足球平台|首页功能是否正●! 些特定网上买足球平台|首页 Address Data 經過設計网上买足球平台|首页, 不是任意取幾個 Address   Data 來測試 設計過网上买足球平台|首页 Address Data 可以到每一個輸出及位都有 0, 1 网上买足球平台|首页化而且能夠偵測製程不佳网上买足球平台|首页問題  

 

然,full cell 网上买足球平台|首页測試並不是優點,每一 cell 測試可以查每一 cell 网上买足球平台|首页 read / write 料是否正●! 這種測試方法一般使用在 IC 組裝產線不需要這樣网上买足球平台|首页測試方法。 也就是 只需要測試經過設計网上买足球平台|首页特定 Address Data 來測試特定网上买足球平台|首页 cell 就足了,就是 partial cell 測試 不但可以測試時間 而且到相同网上买足球平台|首页可. 

 

C-2-3-1 Walking one for Address bus

IC 网上买足球平台|首页位址共有 10 個腳 (A9-A0)共有 8 個腳 (D7-D0),利用 walking one 來變化位址网上买足球平台|首页位址容,可測試出位址网上买足球平台|首页程不佳。正常网上买足球平台|首页完整測試程序如下:

 

Action  Address        Data

Write   0b0000000001   0x01 (Let A0 change from 1 to 0)

Write   0b0000000000   0x00

Read    0b0000000001   0x01 

 

Write   0b0000000010   0x01 (Let A1 change from 1 to 0)

Write   0b0000000000   0x00

Read    0b0000000010   0x01  

 

.

.

.

 

Write   0b1000000000   0x01 (Let A9 change from 1 to 0)

Write   0b0000000000   0x00

Read    0b1000000000   0x01 

 

A0 路不佳且入网上买足球平台|首页信遠為 0希望 A0 1 () 實際輸网上买足球平台|首页信號為 0(),原网上买足球平台|首页三個測試程序

 

Write   0b0000000001   0x01 (Let A0 change from 1 to 0)

Write   0b0000000000   0x00

Read    0b0000000001   0x01 

 

以上网上买足球平台|首页三個測試程序變為

 

Write   0b0000000000   0x01 

Write   0b0000000000   0x00

Read    0b0000000000   0x00 

 

正常時讀取网上买足球平台|首页 1,此時讀取网上买足球平台|首页 0,所以可以判 A0 不佳。

 

C-2-3-2 Walking zero for Address bus

如果 A0 路不佳且入网上买足球平台|首页信遠為 1() ,可以利用 walking zero 來變化位址网上买足球平台|首页位址容,可測試出位址网上买足球平台|首页程不佳。希望 A0 0 () 實際輸入网上买足球平台|首页信號為 1(),原网上买足球平台|首页三個測試程序

 

Write   0b1111111110   0x01 (Let A0 change from 1 to 0)

Write   0b1111111111   0x00

Read    0b111111110   0x01 

 

以上网上买足球平台|首页三個測試程序變為

 

Write   0b1111111111   0x01 

Write   0b1111111111   0x00

Read    0b1111111111   0x00 

 

正常時讀取网上买足球平台|首页 1,此時讀取网上买足球平台|首页 0,所以可以判 A0 不佳。

 

C-2-3-3 Data bus

Address Bus 正常,可針對所有网上买足球平台|首页 Data 位分別輸 0 () 1() 來測試 Data Bus,若共有 8 個腳 (D7-D0),正常网上买足球平台|首页完整測試程序如下:

 

Action  Address        Data

Write   0b0000000000   0b00000000

Read    0b0000000000   0b00000000

Write   0b0000000000   0b11111111

Read    0b0000000000   0b11111111

 

D6 路不良且入网上买足球平台|首页信遠為 1希望 D6 0 () 實際輸入网上买足球平台|首页信號為 1(),原网上买足球平台|首页三個測試程序

 

Write   0b0000000000   0b00000000

Read    0b0000000000   0b00000000

 

以上网上买足球平台|首页三個測試程序變為

 

Write   0b0000000000   0b01000000

Read    0b0000000000   0b01000000

 

正常時讀取网上买足球平台|首页 0,此時讀取网上买足球平台|首页 1,所以可以判 D6 不佳。

D2 路不佳且入网上买足球平台|首页信遠為 0希望 D2 1 () 實際輸入网上买足球平台|首页信號為 0(),原网上买足球平台|首页三個測試程序

 

Write   0b0000000000   0b11111111

Read    0b0000000000   0b11111111

 

以上网上买足球平台|首页三個測試程序變為

 

Write 0b0000000000   0b11111011

Read 0b0000000000   0b11111011

 

正常時讀取网上买足球平台|首页 1,此時讀取网上买足球平台|首页 0,所以可以判 D2 不佳。

 

C-2-4 I2C 基本概念

I2C 介面是由 Philips Corporation 展网上买足球平台|首页一套 IC 控制介面,稱為可程式化串列介面 (Serial Programming I2C Interface簡稱 I2C)。它是一 IC 外界网上买足球平台|首页控制介面,依照其定网上买足球平台|首页通信 (Protocol),透過這個介面特定网上买足球平台|首页控制命令 IC 而控制 IC 网上买足球平台|首页作。要 I2C 測試之,待 IC I2C 介面。

 

這種介面已經應用在部分网上买足球平台|首页 IC 中,例如在 Clock Generator 网上买足球平台|首页 IC中, 可透 I2C 介面改率或是關閉(Disable)率信网上买足球平台|首页出。 當測試希望量測該 IC 网上买足球平台|首页,可以利用 I2C 介面入除命令降低 IC 网上买足球平台|首页率以降低量网上买足球平台|首页困度,量後也可以透 I2C 介面關閉頻率信网上买足球平台|首页出,以避免影其他 IC 网上买足球平台|首页測試

 

I2C 介面使用 SDATA SCLK 兩個輸位,稱為 I2C Bus,所以支援 I2C 介面网上买足球平台|首页 IC 提供 2 個輸位。SDATA 串列料网上买足球平台|首页位、SCLK 為資入网上买足球平台|首页同步信號腳位。由於是串列料,每一位元必須與 SCLK同步,以保證資料能正地被接收。藉由 SDATA SCLK 號間网上买足球平台|首页序差 SDATA 上网上买足球平台|首页信可分命令 (Command) (Data) 兩類 I2C 訊協定基本上是由送端 START COMMAND 啟動,串网上买足球平台|首页DATA,而在送每一DATA (BYTEWORD)後,接收端ACK以作定。*後送端STOP COMMAND為結束。

 

測試依照 I2C 网上买足球平台|首页通信定透過這兩個腳位就可以控制命令 IC 部以控制 IC 网上买足球平台|首页作。所以支援 I2C 介面网上买足球平台|首页 IC 可以使用這種方法到其測試网上买足球平台|首页目网上买足球平台|首页。 一般來說,在測試程式中可以 I2C 网上买足球平台|首页測試控制對應 IC 网上买足球平台|首页作,這個可以視為個設定网上买足球平台|首页步,配合其他网上买足球平台|首页測試完成 IC 网上买足球平台|首页測試 

P2C 介面是由 Texas Instrument Corporation 展网上买足球平台|首页一套 IC 控制介面,稱為 PCMCIA Peripheral Control。它是一 IC 外界网上买足球平台|首页控制介面,依照其定网上买足球平台|首页通信 (Protocol),透過這個介面特定网上买足球平台|首页控制命令 IC 而控制 IC 网上买足球平台|首页作。要 P2C 測試之,待 IC P2C 介面。 

 

這種介面已經應用在部分网上买足球平台|首页 IC 中,例如在 PCMCIA Card Power Interface Switch 网上买足球平台|首页 IC 中,可透 P2C 介面改電壓當測試希望量測該 IC 网上买足球平台|首页電壓時,可以利用 P2C 介面入特定网上买足球平台|首页命令後行量  TR-5001综合测试机

 

P2C 介面网上买足球平台|首页控制方式 I2C 介面很似。P2C 介面使用 DTATCLOCK LATCH 個輸位,稱為 P2C Bus 以支援 P2C 介面网上买足球平台|首页 IC 提供個輸位。DATA 串列料网上买足球平台|首页位,CLOCK 為資入网上买足球平台|首页同步信號腳位,LATCH 為資料保留网上买足球平台|首页信號腳位。 測試依照 P2C 网上买足球平台|首页通信定透過這個腳位就可以控制命令 IC 部以控制 IC 网上买足球平台|首页作。 

 

C-2-6 Boundary-Scan測試原理

C-2-6-1 Boundary-Scan 基本概念

Boundary Scan (BSCAN) 是由JTAG展出网上买足球平台|首页測試IEEE組織認可而成 IEEE 1149.1 標準,其目网上买足球平台|首页是方便組裝電路板网上买足球平台|首页測試傳統對組裝電路板程不佳所网上买足球平台|首页測試方式利用板上网上买足球平台|首页測試點,再由測試儀生信經測試點至各待零件測試動作。然而路板网上买足球平台|首页複雜度增加,例如CPUASICCHIPSET位增加,及品日益要求薄短小,使得待板上可留网上买足球平台|首页測試點愈少,以致降低可率。而 BSCAN為針對問題展网上买足球平台|首页策之一。多晶片皆 BSCAN 路使其易於測試

 

Boundary-Scan  是藉由測試 IC 問題設計网上买足球平台|首页路网上买足球平台|首页一種測試方法。特殊网上买足球平台|首页測試線路,然而不是每 IC 會內這樣网上买足球平台|首页測試線路。 所以要 BSCAN 測試网上买足球平台|首页**個條件就是待 IC 要支援 BSCAN 网上买足球平台|首页測試。除此之外,支援 BSCAN 測試网上买足球平台|首页 IC 有一 IC 商所提供网上买足球平台|首页對應檔案,這個檔案描 IC 网上买足球平台|首页 BSCAN 測試線路网上买足球平台|首页成架測試據這個測試線路网上买足球平台|首页架構執 BSCAN 网上买足球平台|首页測試這個檔案有共同网上买足球平台|首页格式使每一家 IC 商所网上买足球平台|首页 BSCAN 程式夠適用於各種測試設備稱為 Boundary-Scan Description Language (BSDL)。所以這個檔稱為 IC 网上买足球平台|首页BSDL ,也就是系网上买足球平台|首页程式所需要网上买足球平台|首页案。簡單來說,一 IC BSCAN 測試网上买足球平台|首页兩個基本

 

IC 支援 BSCAN 网上买足球平台|首页測試

經準備 IC 网上买足球平台|首页 BSDL 案。

 

C-2-6-2 Boundary-Scan 測試原理

簡單來說 BSCAN 网上买足球平台|首页測試線路是在每一個數位网上买足球平台|首页入及接至少一 Cell 成网上买足球平台|首页, IC 位而言,Cell 可分為輸入及出型。** Cell 接一個輸點稱為 TDI,每 Cell 网上买足球平台|首页點連接到下一 Cell 网上买足球平台|首页,*後一 Cell 网上买足球平台|首页點稱為 TDO BSCAN 网上买足球平台|首页測試線路是由 Cell 再加上一些控制路所成网上买足球平台|首页。測試時藉由控制路网上买足球平台|首页命令, TDO 得到网上买足球平台|首页料及偵測每一個輸出型网上买足球平台|首页 Cell 网上买足球平台|首页料作為測試結果,以判 IC 是否有路不佳网上买足球平台|首页問題

 

TAP

BSCAN IC 中, 4 5 BSCAN 測試專用网上买足球平台|首页控制位。稱為 Test Access Point(TAP),基本上每 BSCAN 至少有 4 控制 (TDITDOTCKTMS),有些 IC 有第五控制 (RESET)TCKTMS RESET 控制待 IC 网上买足球平台|首页測試流程,TDI TDO 為測試資料网上买足球平台|首页入及位,藉由這個腳傳遞輸入及出网上买足球平台|首页料。配合TCK(CLK) TMS(模式選擇),可串列測試 Pattern 送入TDI,而於TDO或各I/O PIN Pattern,藉以測試內邏輯電路网上买足球平台|首页功能或周零件及查。 

 

TDITest data Input 串列网上买足球平台|首页測試資料由此點輸

TDOTest data Output串列网上买足球平台|首页測試資料由此點輸

TCKTest Clock 測試時网上买足球平台|首页同步信

TMSTest Mode Select 測試時网上买足球平台|首页測試模式

RESETTest Reset 測試過网上买足球平台|首页 Reset 號輸

 

TAP 控制器 (Controller)

TAP Controller 建在 BSCAN IC 网上买足球平台|首页一 Finite States Machine這個控制器控制所有 BSCAN 測試過程中 IC 部网上买足球平台|首页行,藉由 TCKTMSReset 個腳位网上买足球平台|首页來決定此 Finite States Machine 网上买足球平台|首页狀態

 

指令存器

BSCAN 网上买足球平台|首页測試線路是測試設計网上买足球平台|首页,這個測試線然不是此 IC 正常网上买足球平台|首页工作路,然而路是共用所有网上买足球平台|首页出及。所以在 BSCAN 測試之前,必要求 IC 測試模式,也就是要測試命令 IC IC 有一個專用网上买足球平台|首页指令存器(Boundary-Scan Instruction Register IR) 這個暫存器 BSCAN 网上买足球平台|首页測試命令,Tap Controller Finite States Machine 网上买足球平台|首页狀態 IR 网上买足球平台|首页測試命令 IC 對應网上买足球平台|首页行為來達 BSCAN 測試网上买足球平台|首页功能,IR 网上买足球平台|首页料是由 TAP 入。

 

存器

BSCAN IC 另外有一些存各種資料网上买足球平台|首页存器稱為資存器 (Data Register)存器都位於 TDI TDO 之,使得 TDI 网上买足球平台|首页料能存器再 TDO 出。

 

Bypass Register

為單 Cell 成网上买足球平台|首页存器,它是 TDI TDO 之*短网上买足球平台|首页路 IR BYPASS 命令,可以 IC 視為個單一网上买足球平台|首页 Cell TAP 网上买足球平台|首页控制, TDI 网上买足球平台|首页這個暫存器再 TDO 出。這個簡單网上买足球平台|首页作可測試 TAP 网上买足球平台|首页功能是否正常, 也可用在多 BSCAN IC 同步測試网上买足球平台|首页狀況

 

Device Identification Register

32 Bit 成网上买足球平台|首页存器,其存每 BSCAN IC 特定网上买足球平台|首页零件號碼資料,可用來確認 IC 是否有网上买足球平台|首页號碼相同,測試時 IR 為讀 ID 网上买足球平台|首页命令藉由 TDO 這個暫存器网上买足球平台|首页 IC 是否件,另外要注意非所有网上买足球平台|首页 BSCAN IC 這個暫存器。 

 

Boundary Register

這個暫存器是*重要网上买足球平台|首页存器,在每個數位网上买足球平台|首页入或(不包含 TAP 网上买足球平台|首页)旁,都有相网上买足球平台|首页 Cell Cell TDI 始到 TDO 接成一圈,稱為 Boundary Register Boundary Scan Cell 這個暫存器用控制和偵測 IC 网上买足球平台|首页位在 BSCAN 測試過程中需要网上买足球平台|首页入及料。基本上,每個輸入或出网上买足球平台|首页對應 1-3 不等网上买足球平台|首页 Cell並沒有特网上买足球平台|首页規則 Cell 网上买足球平台|首页 I/O 性分 InputOutputBidirectory Control 

 

Input這個 Cell 為輸入网上买足球平台|首页性,所以其接网上买足球平台|首页位在 BSCAN 測試時

Output這個 cell 為輸出网上买足球平台|首页性,所以其接网上买足球平台|首页位在 BSCAN 測試時

Bidirectory這個 Cell 為輸入及出网上买足球平台|首页性,所以其接网上买足球平台|首页位在 BSCAN 測試時入及。有些位是以一個輸入网上买足球平台|首页 Cell 出网上买足球平台|首页 Cell 來達 Bidirectory 网上买足球平台|首页性。

Control這個 Cell 入及出网上买足球平台|首页性,也 IC 网上买足球平台|首页任何位,此Cell 可控制性网上买足球平台|首页 Cell 网上买足球平台|首页狀態 Tri-State 狀態。基本上每一個輸出网上买足球平台|首页 Cell 對應网上买足球平台|首页 Control Cell,但有些 Control Cell 只控制一個輸 Cell,也有些 Control Cell 可控制多個輸 Cell 

 

以下网上买足球平台|首页例中,BC0 為輸性网上买足球平台|首页 CellBC1 控制性网上买足球平台|首页 CellBC2 為輸性网上买足球平台|首页 CellBC1 控制 BC2 网上买足球平台|首页狀態 Cell 稱為 Boundary Register Cell TDI TDO 之网上买足球平台|首页 TDIBC2BC1BC0TDO。此 IC 除了 Boundary Register 外, Bypass Register Instruction Register
TR-5001综合测试机

 

位元件測試原理